学习运放，卡住了，遇到几个问题，如图，知道的坛友请帮忙分析下，谢谢[ 
同样期待高手予以解答
本帖最后由 aylboy0001 于 2020-1-9 22:34 编辑 简单回复一下个人观点：1、运放的输入阻抗是会受到外部电阻的影响的，并且同向输入一般会提高输入阻抗，反向输入一般会降低输入阻抗，根据需求选择。 输入阻抗=输入电压/输入电流，可对于反相端可以看成是2个100KΩ并联然后 串联 2个100KΩ并联，就是100KΩ，同相就是直接电流通过100KΩ串联100KΩ到地，自然就是200KΩ2、求和点就是R6上端和R7下端的电压了，根据虚短来看就是输入电压了，这个可以用一个可调电阻RG替换调节增益，没毛病啊3、这个确实是工艺问题，因为FET的结构属于电压控制，基本来说是靠电容效应自然具备高阻抗，普通三极管流控型阻抗有限，这个没必要过渡纠结，自然阻抗越高外部一个小的失调电流或者共模电流都会引起电压变化4、这个就是一个伯德图，2倍频的意思就是频率变化2倍如100K和200K，10倍频自然就是10倍了，这个就是一阶电路的衰减特性了，对应于运放的内部的一阶RC特性5这个问题合并到第2个问题看了，共模信号就是指输入端直接对地的信号，一般具有同相同压的特性，分析电路可以看到前级差分放大器并没放大该信号，后面差分转单端运放增益是1，自然对应的就没有额外放大
学习学习，。 。 。
建议你看下TI 全套的运放讲座
学习运放，卡住了，遇到几个问题，如图，知学习运放，卡住了，遇到几个问题，如图，知道的坛友请帮忙分析下，谢谢 QQ图片20200109084949.png(49.13 KB, 下载次数: 39)下载附件2020-1-9 09:29 上传 求助！！为什么接上运放后前面的电流会为什么接上运放后前面的电流会增加，本来前面的电流是10：1分压得到的0到1.2，接上运放后就不是0到12了？
当然会增加，因为被R1和R3这个反馈回路分流了。除非R1和R3这两 高压运放，输入为0——10V，输出出现负各位大神，我设计了一个高压运放用来驱动压电陶瓷。但为什么我的输入电压设置0——10V，但输出电压出现了负值？
你这个图接的对吗？
第一点，你运放用的是正负双 多晶硅价格持续上涨 专家称并非行业反转 “多晶硅价格只是反弹，并非反转。”3月5日，民生证券新能源行业首席分析师王海生对《证券市场周刊》表示。
近日，国内多晶硅价格持续上涨。申银万国3月4日发布的
|
