滚印车间
您当前的位置:贴片加工 > 基础知识

Altera以太网路IP核心 降低FPGA设计难度

时间:2016-05-25 07:10:27  来源:  浏览量:

  Altera推出40Gbit/s以太网路(40GbE)和100Gbit/s以太网路(100GbE)矽智财(IP)核心产品。这些核心能高效率的建构需大传输量标准以太网路连接的系统,包括晶片至光模组、晶片至晶片及背板应用等。

  Altera媒体存取控制(MAC)和实体编码子层及实体媒体附加(PCS+PMA)子层IP核心符合IEEE 802.3ba-2010标准要求,降低用户在Altera 28奈米(nm)Stratix V现场可编程逻辑闸阵列(FPGA)和40nm Stratix IV FPGA中整合40GbE和100GbE连接的设计复杂度。

  Altera企业和产品市场副总裁Vince Hu表示,越来越多的系统设计使用高速以太网路,不仅是区域网路附加子层,而且还有系统内部的互联。因此,包括40GbE/100GbE MAC和PCS+PMA层在内的子系统IP,成为系统设计团队工具套件的关键组成。

  Altera这些核心针对Altera开发套件和Altera Quartus II软体12.0版整合进行最佳化,适用于在Stratix IV和Stratix V FPGA中开发高性能、低成本子系统IP。透过这种开发方式,Altera支援40GbE/100GbE系统级传输量,提高FPGA设计人员的设计抽象层级,同时提升设计团队的效能。

  40GbE及100GbE MAC和PHY IP核心提供的介面,包括一个采用资料套件的通道,与前一代以太网路系统在逻辑上相容。资料速率高达28.05Gbit/s和14.1Gbit/s,并具有收发器的Altera Stratix V GT和GX FPGA,以及资料速率达达到11.3Gbit/s的Stratix IV GT FPGA都支援这些核心。Stratix FPGA结合高密度、高性能及丰富的特性,支援用户整合更多的功能,提高系统频宽。

  • 利用altera家的arria V进行以太网老师买的altera官方的开发板,850$.最近一直在玩以太网,上面给PHY提供的时钟是25Mhz,我用的TSE IP核,系统时钟也是25MHz,接口用的RGMII。程序在做仿真时,发出的数据和收到数据正确,

  • 准备做一个电源,输入200-400V,输出40 输入范围在200V-400V


    输出是200V


    功率1.6KW-2KW左右!


    有什么好的建议啊


    准备用UCC3895,但是以前没有接触过移相全桥。不知有什么好的建议木有啊?

  • 高可靠性CAN-bus以太网冗余组网方 简单工业网络冗余
    我们以一个已经在实际中应用的组网方式为例。组网方式如图 1所示。


    图 1 CAN-100同多个目标主机通讯
    这是一个分布式C插件电感器AN网络采集和控制

  • 锂电正极材料将出现主流技术共存 您的位置:电源在线首页 行业资讯 行业要闻 锂电正极材料将出现主流技术共存正文锂电正极材料将出现主流技术共存2013-3-7 10:35:37 电源在线网 正极材料是锂离子电池四大关键材料之一,约占电池制造成本的30~40%,是决定电池安全、性能、成本和寿命的关键材料。亚化咨询认为,数码电子设备、电动工具、储能和电动车对锂电池的性能

  • 推荐资讯
    相关文章
    栏目更新
    栏目热门
    关于我们
    电脑周边
    家用电器
    通讯
    地区
    新闻中心
    深圳贴片加工厂
     
    • ☆电源板
    • ☆U盘
    • ☆网卡
    • ☆显卡
    • ☆监控摄像头
    • ☆电脑主板
    • ☆平板电脑主板
    • ☆DVD主板
    • 解码板
    • 伺服板
    • 高频头板
    • 复读机板
    • 音响主板
    • ☆手机主板
    • ☆手机按键板
    • ☆无线电话机
    • ☆对讲机主板
    • ☆深圳
    • 东莞
    • 广州
    • 龙岗
    • 宝安
    • 龙华
    • 坂田